PAT-NO:

JP02000196444A

DOCUMENT-IDENTIFIER: JP 2000196444 A

TITLE:

PLL CIRCUIT AND DLL CIRCUIT

PUBN-DATE:

July 14, 2000

INVENTOR - INFORMATION:

NAME

COUNTRY

IWAMOTO, HISASHI

N/A

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MITSUBISHI ELECTRIC CORP

N/A

APPL-NO:

JP10369988

APPL-DATE: December 25, 1998

INT-CL (IPC): H03L007/099, G06F001/06, H03K003/354,

H03K005/135 , H03L007/00

, H03L007/14 , H04L007/033 , H03K005/26

ABSTRACT:

PROBLEM TO BE SOLVED: To prevent an output waveform from being lost.

SOLUTION: A delay locked loop DLL circuit is provided with a clock buffer, a

phase comparator, a charge pump, a loop filter, a voltage controlled delay

circuit and a fixed delay circuit. The voltage controlled delay circuit

includes a current mirror circuit CTM and a delay stage DLS41. The delay stage

DLS41 has clocked inverter circuits CIV1-CIVn, an inverter circuit IV41 and a

buffer BF41. The inverter circuit IV41 is connected between clocked inverter

circuits CIV2 and CIV3, and a delay cannot be controlled by voltages of the control signals VINP, VINN.

COPYRIGHT: (C) 2000, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-196444 (P2000-196444A)

(43)公開日 平成12年7月14日(2000.7.14)

(51) Int.Cl.7		識別記号		FΙ				テーマコード(参考)
H03L	7/099			H03	L 7/08		F	5B079
G06F	1/06			H03	K 3/354		В	5 J O O 1
H 0 3 K	3/354				5/135			5 J O 3 9
	5/135			H 0 3	L 7/00		D	5 J 1 0 6
H03L	7/00				7/14		Α	5 K 0 4 7
			審査請求	未請求	請求項の数10	OL	(全 13 頁)	最終頁に続く

(21)出願番号

特願平10-369988

(22)出願日

平成10年12月25日(1998.12.25)

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72) 発明者 岩本 久

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100064746

弁理士 深見 久郎 (外3名)


最終頁に続く

(54) 【発明の名称】 PLL回路およびDLL回路

(57)【要約】

【課題】 出力波形が消滅しないPLL回路およびDL L回路を提供する。

【解決手段】 DLL回路は、クロックバッファCB、位相比較器FCP、チャージポンプCP、ループフィルタLF、電圧制御遅延回路VDL、固定遅延回路DLを備える。電圧制御遅延回路VDLは、カレントミラー回路CTM、遅延段DLSを含む。遅延段DLSは、クロックドインバータ回路CIV1-CIVn、インバータ回路IV41は、クロックドインバータ回路CIV2とCIV3との間に接続され、制御信号VINP、VINNの電圧によって遅延量が制御されない。



【特許請求の範囲】

【請求項1】 位相比較器と、前記位相比較器に接続さ れたループフィルタと、前記位相比較器および前記ルー プフィルタに接続された電圧制御発振器とを備えるPL L回路であって、

1

前記電圧制御発振器は、

その出力ノードの充放電時間が前記ループフィルタから の電圧に応じて変化する複数段の第1のインバータ回路 と、前記複数段の第1のインバータ回路の途中段に挿入 され、その出力ノードの充放電時間が前記ループフィル 10 タからの電圧に応じて変化しない第2のインバータ回路 とで構成されるリングオシレータを含む、PLL回路。 【請求項2】 前記第1のインバータ回路は、

電源ノードと前記出力ノードとの間に接続され、そのゲ ートが入力ノードに接続された第1のPチャネルMOS トランジスタと、

前記出力ノードと接地ノードとの間に接続され、そのゲ ートが前記入力ノードに接続された第1のNチャネルM OSトランジスタと、

前記電源ノードと前記出力ノードとの間に前記第1のP 20 チャネルMOSトランジスタと直列に接続され、前記ル ープフィルタからの電圧をゲートに受ける第2のPチャ ネルMOSトランジスタとを含む、請求項1に記載のP LL回路。

【請求項3】 前記第1のインバータ回路は、

電源ノードと前記出力ノードとの間に接続され、そのゲ ートが入力ノードに接続された第1のPチャネルMOS トランジスタと、

前記出力ノードと接地ノードとの間に接続され、そのゲ ートが前記入力ノードに接続された第1のNチャネルM 30 OSトランジスタと、

前記出力ノードと前記接地ノードとの間に前記第1のN チャネルMOSトランジスタと直列に接続され、前記ル ープフィルタからの電圧をゲートに受ける第2のNチャ ネルMOSトランジスタとを含む、請求項1に記載のP しし回路。

【請求項4】 前記第1のインバータ回路は、

電源ノードと前記出力ノードとの間に接続され、そのゲ ートが入力ノードに接続された第1のPチャネルMOS トランジスタと、

前記出力ノードと接地ノードとの間に接続され、そのゲ ートが前記入力ノードに接続された第1のNチャネルM OSトランジスタと、

前記電源ノードと前記出力ノードとの間に前記第1のP チャネルMOSトランジスタと直列に接続され、前記ル ープフィルタからの電圧をゲートに受ける第2のPチャ ネルMOSトランジスタと、

前記出力ノードと前記接地ノードとの間に前記第1のN チャネルMOSトランジスタと直列に接続され、前記ル ープフィルタからの電圧をゲートに受ける第2のNチャ 50 ネルMOSトランジスタとを含む、請求項6に記載のD

ネルMOSトランジスタとを含む、請求項1に記載のP しし回路。

【請求項5】 前記第1のインバータ回路は、

電源ノードと前記出力ノードとの間に接続され、そのゲ ートが入力ノードに接続された第1のPチャネルMOS トランジスタと、

前記出力ノードと接地ノードとの間に接続され、そのゲ ートが前記入力ノードに接続された第1のNチャネルM OSトランジスタと、

前記出力ノードと前記接地ノードとの間に、前記第1の NチャネルMOSトランジスタと並列に接続され、前記 ループフィルタからの電圧をゲートに受ける第2のNチ ャネルMOSトランジスタと、

前記第2のNチャネルMOSトランジスタと前記接地ノ ードとの間に接続されたキャパシタとを含む、請求項1 に記載のPLL回路。

【請求項6】 位相比較器と、前記位相比較器に接続さ れたループフィルタと、前記位相比較器および前記ルー プフィルタに接続された電圧制御遅延回路とを備えるD LL回路であって、

前記電圧制御遅延回路は、

その出力ノードの充放電時間が前記ループフィルタから の電圧に応じて変化する複数段の第1のインバータ回路 と、前記複数段の第1のインバータ回路の途中段に挿入 され、その出力ノードの充放電時間が前記ループフィル タからの電圧に応じて変化しない第2のインバータ回路 とを含む、DLL回路。

【請求項7】 前記第1のインバータ回路は、

電源ノードと前記出力ノードとの間に接続され、そのゲ ートが入力ノードに接続された第1のPチャネルMOS トランジスタと、

前記出力ノードと接地ノードとの間に接続され、そのゲ ートが前記入力ノードに接続された第1のNチャネルM OSトランジスタと、

前記電源ノードと前記出力ノードとの間に前記第1のP チャネルMOSトランジスタと直列に接続され、前記ル ープフィルタからの電圧をゲートに受ける第2のPチャ ネルMOSトランジスタとを含む、請求項6に記載のD しし回路。

40 【請求項8】 前記第1のインバータ回路は、

電源ノードと前記出力ノードとの間に接続され、そのゲ ートが入力ノードに接続された第1のPチャネルMOS トランジスタと、

前記出力ノードと接地ノードとの間に接続され、そのゲ ートが前記入力ノードに接続された第1のNチャネルM OSトランジスタと、

前記出力ノードと前記接地ノードとの間に前記第1のN チャネルMOSトランジスタと直列に接続され、前記ル ープフィルタからの電圧をゲートに受ける第2のNチャ LL回路。

【請求項9】 前記第1のインバータ回路は、

電源ノードと前記出力ノードとの間に接続され、そのゲ ートが入力ノードに接続された第1のPチャネルMOS トランジスタと、

前記出力ノードと接地ノードとの間に接続され、そのゲ ートが前記入力ノードに接続された第1のNチャネルM OSトランジスタと、

前記電源ノードと前記出力ノードとの間に前記第1のP チャネルMOSトランジスタと直列に接続され、前記ル 10 ープフィルタからの電圧をゲートに受ける第2のPチャ ネルMOSトランジスタと、

前記出力ノードと前記接地ノードとの間に前記第1のN チャネルMOSトランジスタと直列に接続され、前記ル ープフィルタからの電圧をゲートに受ける第2のNチャ ネルMOSトランジスタとを含む、請求項6に記載のD LL回路。

【請求項10】 前記第1のインバータ回路は、

電源ノードと前記出力ノードとの間に接続され、そのゲ ートが入力ノードに接続された第1のPチャネルMOS 20 トランジスタと、

前記出力ノードと接地ノードとの間に接続され、そのゲ ートが前記入力ノードに接続された第1のNチャネルM OSトランジスタと、

前記出力ノードと前記接地ノードとの間に、前記第1の NチャネルMOSトランジスタと並列に接続され、前記 ループフィルタからの電圧をゲートに受ける第2のNチ ャネルMOSトランジスタと、

前記第2のNチャネルMOSトランジスタと前記接地ノ ードとの間に接続されたキャパシタとを含む、請求項6 30 に記載のDLL回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、PLL回路およ びDLL回路に関する。

[0002]

【従来の技術】主記憶として用いられるDRAM(ダイ ナミックランダムアクセスメモリ)の動作速度は高速化 されてきているものの、依然マイクロプロセッサ (MP U)の動作速度に追随することができない。このため、 **DRAMのアクセスタイムおよびサイクルタイムがボト** ルネックとなり、システム全体の性能が低下するという ことがよく言われる。近年、高速MPUのための主記憶 としてクロック信号に同期して動作するSDRAM (シ ンクロナスDRAM)が提案されている。

【0003】行アドレスストローブ信号および列アドレ スストローブ信号という外部制御信号に同期してアドレ ス信号および入力データなどを取込んで動作させる従来 のDRAMと異なり、SDRAMにおいては、外部から

がりエッジでアドレスストローブ信号、アドレス信号お よび入力データなどの外部信号を取込む。また、高速で アクセスするために、システムクロック信号に同期して 連続したたとえば8ビットの連続ビット(1つのデータ 入出力端子について)に高速アクセスする仕様が提案さ れている。

【0004】このように、外部からのクロック信号に同 期させて外部からの信号およびデータを取込む同期動作 を実行するSDRAMの利点は、アドレス信号のスキュ ー(タイミングのずれ)によるデータ入出力時間に対す るマージンを確保する必要がなく、サイクルタイムを短 縮することができることなどである。このようにクロッ ク信号に同期して連続データの書込および読出を実行す ることができれば、連続アクセスタイムを高速化するこ とが可能となる。

【0005】上述のとおり、MPUの高速化に伴い、シ ステム全体の性能の面から見ても内部クロック信号の高 速化の問題は避けられなくなりつつある。これは内部ク ロック信号が遅いとクロックからのアクセスタイムによ り動作周波数が律速されるからである。

【0006】このような要請に対して、外部からのクロ ック信号を受けてそのクロック信号に同期した内部クロ ック信号を発生するDLL(ディレイロックドループ) 回路を用いた内部クロック発生回路が提案されている。 【0007】DLL回路は、位相比較器、チャージャポ ンプ、ループフィルタ、電圧制御遅延回路、固定遅延回 路からなるフィードバックループ回路であり、一種の自 動制御回路である。DLL回路の基本的構成要素のうち デジタル回路からなるものは位相比較器のみであり、チ ャージャポンプ、ループフィルタおよび電圧制御遅延回 路についてはアナログ回路からなる。また、すべてデジ タル回路からなるデジタルディレイロックドループ(D DLL)の仕様も提案されている。

【0008】図10は、電圧制御遅延回路の構成の一例 を示す回路図である。電圧制御遅延回路は、カレントミ ラー回路CTMと、複数段のクロックドインバータ回路 CIVとを含む。

[0009]

【発明が解決しようとする課題】この電圧制御遅延回路 においては、カレントミラー回路CTMからの制御信号 VINP、VINNによってPチャネルMOSトランジ スタQPおよびNチャネルMOSトランジスタQNのソ ースからドレインに流れ込む電流が制限される。そのた め、各クロックドインバータ回路の出力波形が鈍る。例 えば、入力された外部クロック信号ECLKの波形は、 ノードAでは図11に示されたようになる。さらに、こ のノードAの鈍った波形が次段のクロックドインバータ 回路に入力され、その出力であるノードBの波形は、図 11に示されるようにさらに鈍る。このようにして、最 与えられるシステムクロックであるクロック信号の立上 50 終段の出力である内部クロック信号int.CLKの波 5

形は三角波に近くなり、LレベルからHレベルへ、もしくは逆にHレベルからLレベルに切換われなくなる。特に遅延量を大きくするために、制御信号VINPのレベルを上げ、制御信号VINNのレベルを下げて電流値を絞ったときに起こる。

【0010】以上のように、このような電圧制御遅延回路を用いると入力波形が消滅する場合がある。特に、外部クロック信号の周波数が低く、クロックドインバータ回路の電流が絞られるときにパルス幅が細いクロックが入力されるとクロックドインバータ回路の出力が鈍って10波形が消滅する。波形が消滅した場合、チップの動作が止まり不具合を発生する。

【0011】なお、以上の問題は、PLL回路についても同様に生じるものである。この発明は、以上のような問題を解決するためになされたもので、その目的は、出力波形が消滅しないPLL回路およびDLL回路を提供することである。

[0012]

【課題を解決するための手段】この発明の1つの局面に従ったPLL回路は、位相比較器と、位相比較器に接続20されたループフィルタと、位相比較器およびループフィルタに接続された電圧制御発振器とを備える。電圧制御発振器は、リングオシレータを含む。リングオシレータは、複数段の第1のインバータ回路と、第2のインバータ回路とで構成される。複数段の第1のインバータ回路は、その出力ノードの充放電時間がループフィルタからの電圧に応じて変化する。第2のインバータ回路は、複数段の第1のインバータ回路の途中段に挿入され、その出力ノードの充放電時間がループフィルタからの電圧に応じて変化する。第2のインバータ回路は、複数段の第1のインバータ回路の途中段に挿入され、その出力ノードの充放電時間がループフィルタからの電圧に応じて変化しない。30

【0013】上記PLL回路においては、ループフィルタからの電圧による制御のため第1のインバータ回路の出力波形が鈍る。この鈍った波形が次段の第1のインバータ回路に入力され、さらに鈍った波形として出力される。しかし、この鈍った波形は、複数段の第1のインバータ回路の途中段に挿入された第2のインバータ回路によって整形される。したがって、電圧制御発振器からの出力波形が消滅することはない。

【0014】好ましくは、上記第1のインバータ回路は、第1のPチャネルMOSトランジスタと、第1のN 40チャネルMOSトランジスタと、第2のPチャネルMOSトランジスタとを含む。第1のPチャネルMOSトランジスタは、電源ノードと出力ノードとの間に接続され、そのゲートが入力ノードに接続される。第1のNチャネルMOSトランジスタは、出力ノードと接地ノードとの間に接続され、そのゲートが入力ノードに接続される。第2のPチャネルMOSトランジスタは、電源ノードと出力ノードとの間に第1のPチャネルMOSトランジスタと直列に接続され、ループフィルタからの電圧をゲートに受ける。

.....

【0015】上記PLL回路においては、ループフィルタからの電圧によって第2のPチャネルMOSトランジスタのソースからドレインに流れ込む電流が制御される。このため第1のインバータ回路の出力波形が鈍る。この鈍った波形が次段の第1のインバータ回路に入力され、さらに鈍った波形として出力される。しかし、この鈍った波形は、複数段の第1のインバータ回路の途中段に挿入された第2のインバータ回路によって整形される。したがって、電圧制御発振器からの出力波形が消滅することはない。

【0016】好ましくは、上記第1のインバータ回路は、第1のPチャネルMOSトランジスタと、第1のNチャネルMOSトランジスタと、第2のNチャネルMOSトランジスタとを含む。第1のPチャネルMOSトランジスタは、電源ノードと出力ノードとの間に接続され、そのゲートが入力ノードに接続される。第1のNチャネルMOSトランジスタは、出力ノードと接地ノードとの間に接続され、そのゲートが入力ノードに接続される。第2のNチャネルMOSトランジスタは、出力ノードと接地ノードとの間に第1のNチャネルMOSトランジスタと直列に接続され、ループフィルタからの電圧をゲートに受ける。

【0017】上記PLL回路においては、ループフィルタからの電圧によって第2のNチャネルMOSトランジスタのソース・ドレイン間に流れる電流が制御される。このため第1のインバータ回路の出力波形が鈍る。この鈍った波形が次段の第1のインバータ回路に入力され、さらに鈍った波形として出力される。しかし、この鈍った波形は、複数段の第1のインバータ回路の途中段に挿30 入された第2のインバータ回路によって整形される。したがって、電圧制御発振器からの出力波形が消滅することはない。

【0018】好ましくは、上記第1のインバータ回路 は、第1のPチャネルMOSトランジスタと、第1のN チャネルMOSトランジスタと、第2のPチャネルMO Sトランジスタと、第2のNチャネルMOSトランジス タとを含む。第1のPチャネルMOSトランジスタは、 電源ノードと出力ノードとの間に接続され、そのゲート が入力ノードに接続される。第1のNチャネルMOSト ランジスタは、出力ノードと接地ノードとの間に接続さ れ、そのゲートが入力ノードに接続される。第2のPチ ャネルMOSトランジスタは、電源ノードと出力ノード との間に第1のPチャネルMOSトランジスタと直列に 接続され、ループフィルタからの電圧をゲートに受け る。第2のNチャネルMOSトランジスタは、出力ノー ドと接地ノードとの間に第1のNチャネルMOSトラン ジスタと直列に接続され、ループフィルタからの電圧を ゲートに受ける。

【0019】上記PLL回路においては、ループフィル 50 夕からの電圧によって第2のPチャネルMOSトランジ

スタおよび第2のNチャネルMOSトランジスタのソー スからドレインに流れ込む電流が制御される。このため 第1のインバータ回路の出力波形が鈍る。この鈍った波 形が次段の第1のインバータ回路に入力され、さらに鈍 った波形として出力される。しかし、この鈍った波形 は、複数段の第1のインバータ回路の途中段に挿入され た第2のインバータ回路によって整形される。したがっ て、電圧制御発振器からの出力波形が消滅することはな

【0020】好ましくは、上記第1のインバータ回路 は、第1のPチャネルMOSトランジスタと、第1のN チャネルMOSトランジスタと、第2のNチャネルMO Sトランジスタと、キャパシタとを含む。第1のPチャ ネルMOSトランジスタは、電源ノードと出力ノードと の間に接続され、そのゲートが入力ノードに接続され る。第1のNチャネルMOSトランジスタは、出力ノー ドと接地ノードとの間に接続され、そのゲートが入力ノ ードに接続される。第2のNチャネルMOSトランジス タは、出力ノードと接地ノードとの間に、第1のNチャ ネルMOSトランジスタと並列に接続され、ループフィ 20 ルタからの電圧をゲートに受ける。キャパシタは、第2 のNチャネルMOSトランジスタと接地ノードとの間に 接続される。

【0021】上記PLL回路においては、ループフィル タからの電圧によって第2のNチャネルMOSトランジ スタのソース・ドレイン間に流れる電流が制御される。 このため第1のインバータ回路の出力波形が鈍る。この 鈍った波形が次段の第1のインバータ回路に入力され、 さらに鈍った波形として出力される。しかし、この鈍っ た波形は、複数段の第1のインバータ回路の途中段に挿 30 入された第2のインバータ回路によって整形される。し たがって、電圧制御発振器からの出力波形が消滅するこ とはない。

【0022】この発明のもう1つの局面に従ったDLL 回路は、位相比較器と、位相比較器に接続されたループ フィルタと、位相比較器およびループフィルタに接続さ れた電圧制御遅延回路とを備える。電圧制御遅延回路 は、複数段の第1のインバータ回路と、第2のインバー 夕回路とを含む。複数段の第1のインバータ回路は、そ の出力ノードの充放電時間がループフィルタからの電圧 40 に応じて変化する。第2のインバータ回路は、複数段の 第1のインバータ回路の途中段に挿入され、その出力ノ ードの充放電時間がループフィルタからの電圧に応じて 変化しない。

【0023】上記DLL回路においては、ループフィル タからの電圧による制御のため第1のインバータ回路の 出力波形が鈍る。この鈍った波形が次段の第1のインバ ータ回路に入力され、さらに鈍った波形として出力され る。しかし、この鈍った波形は、複数段の第1のインバ

よって整形される。したがって、電圧制御遅延回路から の出力波形が消滅することはない。

【0024】好ましくは、上記第1のインバータ回路 は、第1のPチャネルMOSトランジスタと、第1のN チャネルMOSトランジスタと、第2のPチャネルMO Sトランジスタとを含む。第1のPチャネルMOSトラ ンジスタは、電源ノードと出力ノードとの間に接続さ れ、そのゲートが入力ノードに接続される。第1のNチ ャネルMOSトランジスタは、出力ノードと接地ノード との間に接続され、そのゲートが入力ノードに接続され る。第2のPチャネルMOSトランジスタは、電源ノー ドと出力ノードとの間に第1のPチャネルMOSトラン ジスタと直列に接続され、ループフィルタからの電圧を ゲートに受ける。

【0025】上記DLL回路においては、ループフィル タからの電圧によって第2のPチャネルMOSトランジ スタのソース・ドレイン間に流れる電流が制御される。 このため第1のインバータ回路の出力波形が鈍る。この 鈍った波形が次段の第1のインバータ回路に入力され、 さらに鈍った波形として出力される。しかし、この鈍っ た波形は、複数段の第1のインバータ回路の途中段に挿 入された第2のインバータ回路によって整形される。し たがって、電圧制御遅延回路からの出力波形が消滅する ことはない。

【0026】好ましくは、上記第1のインバータ回路 は、第1のPチャネルMOSトランジスタと、第1のN チャネルMOSトランジスタと、第2のNチャネルMO Sトランジスタとを含む。第1のPチャネルMOSトラ ンジスタは、電源ノードと出力ノードとの間に接続さ れ、そのゲートが入力ノードに接続される。第1のNチ ャネルMOSトランジスタは、出力ノードと接地ノード との間に接続され、そのゲートが入力ノードに接続され る。第2のNチャネルMOSトランジスタは、出力ノー ドと接地ノードとの間に第1のNチャネルMOSトラン ジスタと直列に接続され、ループフィルタからの電圧を ゲートに受ける。

【0027】上記DLL回路においては、ループフィル タからの電圧によって第2のNチャネルMOSトランジ スタのソース・ドレイン間に流れる電流が制御される。 このため第1のインバータ回路の出力波形が鈍る。この 鈍った波形が次段の第1のインバータ回路に入力され、 さらに鈍った波形として出力される。しかし、この鈍っ た波形は、複数段の第1のインバータ回路の途中段に挿 入された第2のインバータ回路によって整形される。し たがって、電圧制御遅延回路からの出力波形が消滅する ことはない。

【0028】好ましくは、上記第1のインバータ回路 は、第1のPチャネルMOSトランジスタと、第1のN チャネルMOSトランジスタと、第2のPチャネルMO ータ回路の途中段に挿入された第2のインバータ回路に 50 Sトランジスタと、第2のNチャネルMOSトランジス タとを含む。第1のPチャネルMOSトランジスタは、電源ノードと出力ノードとの間に接続され、そのゲートが入力ノードに接続される。第1のNチャネルMOSトランジスタは、出力ノードと接地ノードとの間に接続され、そのゲートが入力ノードに接続される。第2のPチャネルMOSトランジスタは、電源ノードと出力ノードとの間に第1のPチャネルMOSトランジスタと直列に接続され、ループフィルタからの電圧をゲートに受ける。第2のNチャネルMOSトランジスタは、出力ノードと接地ノードとの間に第1のNチャネルMOSトラン 10ジスタと直列に接続され、ループフィルタからの電圧をゲートに受ける。

9

【0029】上記DLL回路においては、ループフィルタからの電圧によって第2のPチャネルMOSトランジスタおよび第2のNチャネルMOSトランジスタのソース・ドレイン間に流れる電流が制御される。このため第1のインバータ回路の出力波形が鈍る。この鈍った波形が次段の第1のインバータ回路に入力され、さらに鈍った波形として出力される。しかし、この鈍った波形は、複数段の第1のインバータ回路の途中段に挿入された第202のインバータ回路によって整形される。したがって、電圧制御遅延回路からの出力波形が消滅することはない。

【0031】上記DLL回路においては、ループフィルタからの電圧によって第2のNチャネルMOSトランジスタのソース・ドレイン間に流れる電流が制御される。このため第1のインバータ回路の出力波形が鈍る。この鈍った波形が次段の第1のインバータ回路に入力され、さらに鈍った波形として出力される。しかし、この鈍った波形は、複数段の第1のインバータ回路の途中段に挿入された第2のインバータ回路によって整形される。したがって、電圧制御遅延回路からの出力波形が消滅することはない。

[0032]

【発明の実施の形態】以下、この発明の実施の形態を図 面を参昭して詳しく説明する。なお 図中同一まかは相 当部分には同一符号を付してその説明を繰返さない。 【0033】 [実施の形態1] 図1は、この発明の実施 の形態1によるDLL回路の全体構成を示すブロック図 である。図1を参照して、DLL回路は、クロックバッ ファCBと、位相比較器FCPと、チャージポンプCP と、ループフィルタLFと、電圧制御遅延回路VDL と、固定遅延回路DLとを備える。

【0034】クロックバッファCBは、外部クロック信号Eと、LKとして出力する。位相比較器FCPは、クロック信号ECLKと固定遅延回路DLからのクロック信号RCLKとの位相を比較して、その比較結果に応じて制御信号/UP、DOWNを出力する。チャージポンプCPは、制御信号/UP、DOWNに応じた電圧を出力する。ループフィルタしFは、チャージポンプからの出力電圧を平滑化して制御信号VCOINとして電圧制御遅延回路VDLは、クロック信号ECLKを制御信号VCOINに応じた量だけ遅延させて内部クロック信号int.CLKとして出力する。固定遅延回路DLは、内部クロック信号RCLKとして出力する。

【0035】図2は、図1に示された位相比較器FCPの構成を示すブロック図である。図2を参照して、位相比較器FCPは、インバータ回路IV1-IV5と、NAND回路ND1-ND9とを含む。この位相比較器FCPでは、クロック信号RCLKの位相がクロック信号 ECLKの位相よりも進んでいるとき Hレベルの制御信号/UP、DOWNが出力され、クロック信号RCLKの位相がクロック信号ECLKの位相よりも遅れているとき Lレベルの制御信号/UP、DOWNが出力される。クロック信号RCLK、ECLKの位相が一致すると同期が確定し、この状態を一般的に、DLL回路がロックした状態という。

【0036】図3は、図1に示されたチャージポンプCPおよびループフィルタLFの構成を示す図である。図3を参照して、チャージポンプCPは、電源ノードVccと接地ノードGNDとの間に直列に接続されたPチャネルMOSトランジスタQP31およびNチャネルMOSトランジスタQP31との間に接続された定電流源I1と、NチャネルMOSトランジスタQN31と接地ノードGNDとの間に接続された定電流源I2とを含む。PチャネルMOSトランジスタQP31は、制御信号/UPをゲートに受ける。NチャネルMOSトランジスタQN31は、制御信号/UPをゲートに受ける。NチャネルMOSトランジスタQN31は、制御信号DOWNをゲートに受ける。ループフィルタLFは、ノードN31と接地ノードGNDとの間に直列に接続された抵抗R31およびキャパシタC31を含む。

面を参照して詳しく説明する。なお、図中同一または相 50 【0037】チャージャポンプCPは、位相検出器FC

Pからの制御信号/UP, DOWNが入力されると、デ ジタル量がアナログ量に変換にされ、制御信号/UP, DOWNの位相差分の時間だけループフィルタLFから 電流を流し出したり流し込んだりし、位相差に相当する 電圧をノードN31へ出力する。ループフィルタLF は、ノードN31の電圧を平滑化する。この平滑化され た電圧は制御信号VCOINとなる。

【0038】図4は、図1に示された電圧制御遅延回路 VDLの構成を示すブロック図である。図4を参照し て、電圧制御遅延回路VDLは、カレントミラー回路C 10 TMと、遅延段DLSとを含む。

【〇〇39】カレントミラー回路CTMは、Pチャネル MOSトランジスタPT41, PT42と、Nチャネル MOSトランジスタNT41, NT42と、抵抗R41 とを含む。PチャネルMOSトランジスタPT41とN チャネルMOSトランジスタNT41の相互接続ノード の電圧が制御信号VINPとして、PチャネルMOSト ランジスタPT42とNチャネルMOSトランジスタN T42の相互接続ノードの電圧が制御信号VINNとし てそれぞれ遅延段DLSへ供給される。

【0040】遅延段DLSは、n段のクロックドインバ ータ回路CIV1-CIVnと、インバータ回路IV4 1と、バッファBF41とを含む。クロックドインバー 夕回路CIVi(i=1-n)は、PチャネルMOSト ランジスタPT43, PT44と、NチャネルMOSト ランジスタNT43, NT44とを含む。PチャネルM OSトランジスタPT44, PT43およびNチャネル MOSトランジスタNT43, NT44は、電源ノード Vccと接地ノードGNDとの間に直列に接続される。 PチャネルMOSトランジスタPT43およびNチャネ 30 ルMOSトランジスタNT43は、通常のインバータ回 路を構成する。PチャネルMOSトランジスタPT44 は、制御信号VINPをゲートに受ける。NチャネルM OSトランジスタNT44は、制御信号VINNをゲー トに受ける。インバータ回路 I V 4 1 は、2段目のクロ ックドインバータ回路CIV2と3段目のクロックドイ ンバータ回路CIV3との間に接続され、2段目のクロ ックドインバータ回路CIV2の出力ノードN41の電 圧を反転して3段目のクロックドインバータ回路CIV 3の入力ノードN42へ出力する。クロック信号ECL 40 Kが初段のクロックドインバータ回路CIV1へ入力さ れ、これが順次遅延され、さらにバッファBF41によ って整形されて内部クロック信号int.CLKとして 出力される。

【0041】クロック信号RCLKの位相がクロック信 号ECLKの位相よりも遅れているときには制御信号V COINの電圧が高くなり、これに伴って制御信号VI NPの電圧は低く、制御信号VINNの電圧は高くな る。これにより、PチャネルMOSトランジスタPT4 4およびNチャネルMOSトランジスタNT44は強く 50 LL回路は、インバータ回路IV41を設けたため、内

オンになり、クロックドインバータ回路CIV1-CI Vnの遅延量が小さくなる。

【0042】クロック信号RCLKの位相がクロック信 号ECLKの位相よりも進んでいるときには制御信号V COINの電圧が低くなり、これに伴って制御信号VI NPの電圧は高く、制御信号VINNの電圧は低くな る。これにより、PチャネルMOSトランジスタPT4 4およびNチャネルMOSトランジスタNT44は弱く オンになり、クロックドインバータ回路CIV1-CI Vnの遅延量が大きくなる。

【0043】この電圧制御遅延回路VDLが、図10に 示された従来の電圧制御遅延回路と異なる点は、インバ ータ回路 I V 4 1 を設けた点である。インバータ回路 I V41は、クロックドインバータ回路CIV1-CIV nと異なり、制御信号VINP, VINNの電圧によっ て遅延量が制御されない。インバータ回路 I V41から の出力波形はインバータ回路 I V 4 1 への入力波形より も立上がり時間、立下がり時間が速くなり、波形が消滅 する条件が少なくなる。

【0044】これについて、図5を参照しつつ説明す る。制御信号VINP、VINNによってPチャネルM OSトランジスタPT44およびNチャネルMOSトラ ンジスタNT44のソースからドレインに流れ込む電流 が制限される。そのため、クロックドインバータ回路C IV1-CIVnの出力波形が鈍る。例えば、初段のク ロックドインバータ回路CIV1に入力された外部クロ ック信号ECLKの波形は、クロックドインバータ回路 CIV2の出力ノードであるノードN41では図5に示 されたように鈍る。

【0045】しかし、ノードN41での鈍った波形は、 インバータ回路IV41によって成形され、再び鈍りの 少ない波形としてノードN42に出力される。

【0046】このようにインバータ回路 I V 41で成形 されるため、最終的な内部クロック信号int. CLK のパルス波形は消滅することがない。

【0047】なお、ここでは、インバータ回路IV41 を2段目のクロックドインバータ回路CIV2と3段目 のクロックドインバータ回路CIV3との間に設けた が、初段と最終段以外の途中段であればよい。すなわ ち、1段目のクロックドインバータ回路CIV1と2段 目のクロックドインバータ回路CIV2との間から(n -1)段目のクロックドインバータ回路CIV(n-1)とn段目のクロックドインバータ回路CIVnとの 間までの最適な箇所に設けることができる。

【0048】また、インバータ回路 I V 41を複数箇所 に設けることもできる。これにより、さらに効果的に内 部クロック信号int.CLKの波形の消滅を防ぐこと ができる。

【0049】以上のように、この実施の形態1によるD

部クロック信号int.CLKの波形の消滅を防ぐこと ができる。

【0050】 [実施の形態1の応用例] 実施の形態1に よるDLL回路では、外部クロック信号ext.CLK と同位相の内部クロック信号int.CLKが安定して 得られる。このDLL回路を内部クロック発生回路とし てSDRAMに使用することができる。以下、SDRA Mの動作について簡単に説明する。

【0051】SDRAMおいては、高速でアクセスする ために、システムクロック信号に同期して連続したたと 10 えば8ビットの連続ビット(1つのデータ入出力端子に ついて) に高速アクセスする仕様が提案されている。こ の連続アクセスの仕様を満たすSDRAMの標準的なタ イミング図を図6に示す。図6においては、データ入出 力端子DQ0-DQ7の8ビットのデータ (バイトデー タ)の入力および出力が可能なSDRAMにおいて、連 続して8ビットのデータ(8×8の合計64ビット)を 書込む動作または読み出す動作を示す。連続して読出さ れるデータのビット数はバースト長と呼ばれ、SDRA

【0052】図6に示すように、SDRAMにおいて は、たとえばシステムクロックである外部クロック信号 ext. CLKの立上がりエッジで外部からの制御信号 (ロウアドレスストローブ信号/RAS、コラムアドレ スストローブ信号/CAS、アドレス信号ADDなど) が取込まれる。アドレス信号ADDは、行アドレス信号 Xと列アドレス信号Yとが時分割的に多重化されて与え られる。ロウアドレスストローブ信号/RASが、クロ ック信号CLKの立上がりエッジにおいて活性状態のL 30 レベルになればそのときのアドレス信号ADDが行アド レス信号Xとして取込まれる。

【0053】次いで、コラムアドレスストローブ信号/ CASがクロック信号CLKの立上がりエッジにおいて 活性状態のLレベルにあればそのときのアドレス信号A DDが列アドレスYとして取込まれる。この取込まれた 行アドレス信号Xaおよび列アドレス信号Ybに従って SDRAM内において行および列の選択動作が実施され る。ロウアドレスストローブ信号/RASがLレベルに 立下がってから所定のクロック期間(図6においては6 クロックサイクル)が経過した後、最初の8ビットデー タが出力される。以降、クロック信号CLKの立上がり に応答してデータが出力される。書込動作時において は、行アドレス信号Xcの取込はデータ読出時と同様で ある。クロック信号CLKの立上がりエッジにおいてコ ラムアドレスストローブ信号/CASおよびライトイネ ーブル信号/WEがともに活性状態のLレベルであれ ば、列アドレス信号Ydが取込まれるとともに、そのと きに与えられていたデータ d O が最初の書込データとし て取込まれる。この信号/RASおよび/CASの立下 50

がりに応答して、SDRAM内部においては行および列 選択動作が実行される。クロック信号CLKに同期して 順次入力データd1,…d7が取込まれ、順次メモリセ ルにこの入力データが書込まれる。

【0054】[実施の形態1の変形例]図4に示された 遅延段DLSに代えて、図7に示されるような遅延段を 設けることもできる。

【0055】図7を参照して、この遅延段は、インバー タブロックDB1-DBnと、インバータ回路IV41 と、バッファBF41とを含む。インバータブロックD Bi (i=1-n)は、インバータ回路 I V 7 1 と、N チャネルMOSトランジスタNT71と、キャパシタC 71とを含む。NチャネルMOSトランジスタNT71 およびキャパシタC71は、インバータ回路 I V71の 出力ノードと接地ノードGNDとの間に直列に接続され る。NチャネルMOSトランジスタNT71は、制御信 号VINNをゲートに受ける。インバータブロックDB iにおいては、制御信号VINNに中間電位を与えてイ ンバータIV71のドレイン容量値を変化させてインバ Mではモードレジスタによって変更することが可能であ 20 ータIV71の出力ノードの充放電時間、すなわち遅延 量を変化させる。

> 【0056】 インバータブロックDBiにおいては、図 4に示されたクロックドインバータ回路CIViと同様 に、その出力波形が鈍る。したがって、インバータブロ ックDBiを複数段接続した遅延段においては、その最 終段の出力である内部クロック信号int.CLKの波 形が消滅する可能性が高い。

> 【0057】そこで、図4に示されるのと同様に、イン バータブロックDBiの途中にドレイン容量を変化させ ないインバータ回路 I V41を設け波形を整形させる。 【0058】これにより、実施の形態1におけるのと同 様の効果を得ることができる。

> [実施の形態2]図8は、この発明の実施の形態2によ るPLL回路の全体構成を示すブロック図である。図8 を参照して、PLL回路は、クロックバッファCBと、 位相比較器FCPと、チャージポンプCPと、ループフ ィルタLFと、電圧制御発振器VCOと、固定遅延回路 DLとを備える。クロックバッファCB、位相比較器F CP、チャージポンプCP、ループフィルタLF、およ び固定遅延回路DLは、図1に示されたのと同様であ る。

> 【0059】図9は、図8に示された電圧制御発振器V COの構成を示すブロック図である。図9を参照して、 電圧制御発振器VCOは、カレントミラー回路CTM と、リングオシレータROSとを含む。カレントミラー 回路CTMは、図4に示されたのと同様である。リング オシレータROSは、n段のクロックドインバータ回路 CIV1-CIVnと、インバータ回路IV41と、バ ッファBF41とを含む。図4に示された電圧制御遅延 回路DLS41と異なり、バッファBF41の出力、す

15

なわち内部クロック信号int.CLKがクロックドインバータCIV1の入力にフィードバックされる。それ以外は図4に示された電圧遅延回路VDLにおけるのと同様である。

【0060】この電圧制御発振器VCOが、従来の電圧 制御発振器VCOと異なる点は、インバータ回路IV4 1を設けた点である。インバータ回路 I V 4 1 は、制御 信号VINP、VINNの電圧によって遅延量が制御さ れない。インバータ回路IV41からの出力波形はイン バータ回路IV41への入力波形よりも立上がり時間、 立下がり時間が速くなり、波形が消滅する条件が少なく なる。したがって、最終的な内部クロック信号int. CLKのパルス波形は消滅することがない。なお、ここ では、インバータ回路 I V 4 1を2段目のクロックドイ ンバータ回路CIV2と3段目のクロックドインバータ 回路CIV3との間に設けたが、初段と最終段以外の途 中段であればよい。すなわち、1段目のクロックドイン バータ回路CIV1と2段目のクロックドインバータ回 路CIV2との間から(n-1)段目のクロックドイン バータ回路CIV(n-1)とn段目のクロックドイン 20 バータ回路CIVnとの間までの最適な箇所に設けるこ とができる。

【0061】また、インバータ回路IV41を複数箇所に設けることもできる。これにより、さらに効果的に内部クロック信号int.CLKの波形の消滅を防ぐことができる。

【0062】以上のように、この実施の形態2によるP LL回路は、インバータ回路IV41を設けたため、内 部クロック信号int.CLKの波形の消滅を防ぐこと ができる。

【0063】なお、図9に示されたクロックドインバータ回路CIV1-CIVnに代えて、図7に示されたインバータブロックDB1-DBnを設けることもできる。

【0064】今回開示された実施の形態はすべての点で 例示であって制限的なものではないと考えられるべきで ある。本発明の範囲は上記した説明ではなくて特許請求 の範囲によって示され、特許請求の範囲と均等の意味お よび範囲内でのすべての変更が含まれることが意図され る。

[0065]

【発明の効果】この発明の1つの局面に従ったPLL回路は、複数段の第1のインバータ回路の途中段に挿入さ

16

れ、その出力ノードの充放電時間がループフィルタから の電圧に応じて変化しない第2のインバータ回路を含む 電圧制御発振器を設けたため、出力波形が消滅すること はない。

【0066】この発明のもう1つの局面に従ったDLL 回路は、複数段の第1のインバータ回路の途中段に挿入 され、その出力ノードの充放電時間がループフィルタか らの電圧に応じて変化しない第2のインバータ回路を含 む電圧制御遅延回路を設けたため、出力波形が消滅する 10 ことはない。

【図面の簡単な説明】

【図1】 この発明の実施の形態1によるDLL回路の 全体構成を示すブロック図である。

【図2】 図1に示された位相比較器の構成を示すブロック図である。

【図3】 図1に示されたチャージポンプおよびループフィルタの構成を示す図である。

【図4】 図1に示された電圧制御遅延回路の構成を示すブロック図である。

) 【図5】 図4に示された電圧制御遅延回路の動作を説明するための波形図である。

【図6】 SDRAMの動作を説明するためのタイミングチャートである。

【図7】 図4に示された遅延段の変形例の構成を示す ブロック図である。

【図8】 この発明の実施の形態2によるPLL回路の全体構成を示すブロック図である。

【図9】 図8に示された電圧制御発振器の構成を示すブロック図である。

30 【図10】 従来のDLL回路における電圧制御遅延回 路の構成を示す回路図である。

【図11】 図10に示された電圧制御遅延回路の動作を説明するための波形図である。


【符号の説明】


 FCP 位相比較器、LF ループフィルタ、VDL


 電圧制御遅延回路、VCO
 電圧制御発振器、CIV1

 ーCIVn クロックドインバータ回路、PT43, PT44 PチャネルMOSトランジスタ、NT43, NT44, NT71 NチャネルMOSトランジスタ、IT44, NT71 NチャネルMOSトランジスタ、I


40 V41, IV71 インバータ回路、DB1-DBn インバータブロック、C71 キャパシタ、VINP、 VINN制御信号、Vcc 電源ノード、GND 接地 ノード。










. . .









【図9】



【図10】



【図11】



フロントページの続き

(51) Int. Cl. ⁷)	識別記号	FI			テーマコード(参考
H03L	7/14	нозк	5/26	G	
H04L	7/033	G06F	1/04	312A	
// H03K	5/26	H04L	7/02	В	

Fターム(参考) 5B079 BA20 BB10 BC03 CC02 CC14

DD06 DD20

5J001 BB10 BB12 BB19 BB20 BB25

DDO1 DD06

5J039 JJ07 JJ14 KK01 KK10 KK13

KK17 KK20 KK33 MM16

5J106 AA05 CC15 CC21 CC41 CC58

DD32 DD43 GG01 JJ01 JJ06

KK29 LL02 LL04

5K047 GG11 GG27 MM33 MM46 MM50

MM63